# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-005053

(43) Date of publication of application: 08.01.2004

(51)Int.Cl.

G06F 13/38

G06F 3/00 G06F 13/14

G06K 17/00

(21)Application number : 2002-158061

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

30.05.2002

(72)Inventor: KASAHARA TETSUSHI

**ADACHI TATSUYA** 


KATO ISAO **IWATA KAZUYA** NAKAMURA SEIJI

## (54) COMPOSITE I/O SYSTEM

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a composite I/O system, consisting of two or more I/O devices which share a bus between a host and assure a high degree of reliability to data communication, by inhibiting interference by output signals of one device to the input and output processings of the other device(s), while maintaining a high data transfer rate.

SOLUTION: A compound I/O card 10 includes an HIM11 of a memory unit 1 and anHIM21 of an I/O unit 2. For example, at datagram export from a data output port OD the HIM11 of the memory unit 1 asserts a data strobe signal, from a data strobe output port CD to an H level. The output of a second data input mask 7D2 is anchored at an L level, and an input signal to a data input port ID of the HIM21 of the I/O unit 2 is cut off.



### (19) **日本国特許庁(JP)**

## (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-5053 (P2004-5053A)

最終頁に続く

(43) 公開日 平成16年1月8日(2004.1.8)

			` '			·
(51) Int.C1. <sup>7</sup>	FI			テーマ	アコード	(参考)
GO6F 13/38	GO6F	13/38	320A	5 B C	14	
GO6F 3/00	GO6F	3/00	F	5 B C	58	
G06F 13/14	GO6F	13/14	310F	5B(	77	
G06K 17/00	G06K	17/00	С			
		審査	情求 未請求	請求項の数 4	OL	(全 20 頁)
(21) 出願番号 (22) 出願日	特願2002-158061 (P2002-158061) 平成14年5月30日 (2002.5.30)	(71) 出廊(74) 代理(72) 発明(72) 発明(72) 発明	松大10种笠大電足大電加大下阪00理原阪器立阪器藤阪田立阪器藤阪	器産業株式会社 門真市大字門真 926 東島 隆治 哲志 門真市大字門真 業株式会社内	1000	6番地 松下


#### (54) 【発明の名称】複合入出力装置

#### (57)【要約】

【課題】ホストとの間のバスを共用する二以上の入出力装置の複合であり、データ転送速度を高く維持しつつ、それぞれの装置の出力信号による他方の装置の入出力処理に対する妨害を抑制することで、データ通信に対し高い信頼性を確保する入出力装置を提供する。

【選択図】

図 1



#### 【特許請求の範囲】

#### 【請求項1】

- ホストと第一の機能部との間で交換される信号を中継するための第一のホストイ ンタフェース;
- 前記ホストと第二の機能部との間で交換される信号を中継するための第二のホス (B) トインタフェース;
- 前記第一のホストインタフェースと前記第二のホストインタフェースとをそれぞ れ前記ホストへ接続し、それらのホストインタフェースにより共用される双方向信号線を 含むバス;及び、
- 前記第一のホストインタフェースと前記第二のホストインタフェースとの内、一 方のホストインタフェースから前記双方向信号線への信号出力時、その双方向信号線から 他方のホストインタフェースへの信号を遮断するための入力遮断部; を有する複合入出力装置。

#### 【請求項2】

- ストローブ信号に従い、入力信号を前記双方向信号線へ出力し、又は遮断するた めのトライステート出力バッファ、を前記複合入出力装置が有し;
- 前記第一のホストインタフェースと前記第二のホストインタフェースとのそれぞ れが、前記ホストとの間で交換される信号のための入力端子と出力端子、及び、前記スト ローブ信号を出力するためのストローブ出力端子、を含み;
- 前記入力遮断部が、 (C)
- 前記双方向信号線から信号を入力するための共通入力端子、 (a)
- 前記トライステート出力バッファへ信号を出力するための共通出力端子、 (b)
- 前記トライステート出力バッファへ前記ストローブ信号を出力するための共通ス (c) トローブ出力端子、
- 前記第一のホストインタフェースの出力端子からの信号と前記第二のホストイン (d) タフェースの出力端子からの信号との論理和を計算し、その計算結果を前記共通出力端子 へ出力するための第一の論理和演算部、
- (e) 前記第一のホストインタフェースからの前記ストローブ信号と前記第二のホスト インタフェースからの前記ストローブ信号との論理和を計算し、その計算結果を前記共通 ストローブ出力端子へ出力するための第二の論理和演算部、
- 前記第二のホストインタフェースからの前記ストローブ信号に応じ、前記共通入 力端子から前記第一のホストインタフェースの入力端子への信号を遮断するための第一の マスク、及び、
- 前記第一のホストインタフェースからの前記ストローブ信号に応じ、前記共通入 力端子から前記第二のホストインタフェースの入力端子への信号を遮断するための第二の マスク、

#### を含む;

請求項1記載の複合入出力装置。

#### 【請求項3】

- (A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストイ ンタフェース;
- (B) 前記ホストと第二の機能部との間で交換される信号を中継するための第二のホス トインタフェース;
- 前記第一のホストインタフェースと前記第二のホストインタフェースとをそれぞ れ前記ホストへ接続し、それらのホストインタフェースにより共用される信号線を含むバ ス;及び、
- 前記第一のホストインタフェースと前記第二のホストインタフェースとの内、一 (D) 方のホストインタフェースから前記信号線への信号の出力時、他方のホストインタフェー スからその信号線への信号を遮断するための出力調停部; を有する複合入出力装置。

20

10

30

#### 【請求項4】

(A) 前記第一のホストインタフェースと前記第二のホストインタフェースとのそれぞれが、前記ホストとの間で交換される信号のための出力端子、及び、その信号の出力を通知するストローブ信号を出力するためのストローブ出力端子、を含み;

- (B) 前記出力調停部が、
- (a) 前記信号線へ信号を出力するための共通出力端子、
- (b) 前記第二のホストインタフェースからの前記ストローブ信号に応じ、前記第一のホストインタフェースの出力端子から前記共通出力端子への信号を遮断するための第三のマスク、
- (c) 前記第一のホストインタフェースからの前記ストローブ信号に応じ、前記第二のホストインタフェースの出力端子から前記共通出力端子への信号を遮断するための第四のマスク、及び、
- (d) 前記第三のマスクを通過した前記第一のホストインタフェースの出力端子から前記共通出力端子への信号と、前記第四のマスクを通過した前記第二のホストインタフェースの出力端子から前記共通出力端子への信号との論理和を計算し、その計算結果を前記共通出力端子へ出力するための第三の論理和演算部、

#### を含む;

請求項3.記載の複合入出力装置。

【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】

本発明は、外部の情報処理機器との間でデータ通信を行うための入出力装置に関し、特に、その情報処理機器との間のバスを共用する二以上の入出力装置の複合に関する。

#### [0002]

## 【従来の技術】

情報技術の飛躍的進歩及び爆発的普及により、多種多様な情報処理機器が相互に接続され、様々なデータを交換できる。それらのデータ通信を担う入出力装置(インタフェース)には、下位互換性を含め、多種多様な情報処理機器についての汎用性が要求される。その上、情報処理機器全体に対する小型軽量化の要請に伴い、入出力装置自体に対しても小型軽量化が求められる。

#### [0003]

従来の入出力装置の一例として、マルチメディアカード(MMC、登録商標)又はSDカードのようなICカードが知られる。このICカードは、特定のインタフェース内蔵の数cm角の小カードである。ICカードは情報処理機器(ホスト)に設けられた専用スロットに差し込まれ、ホストとデータを交換する。そのスロットを様々な情報処理機器へ組み込むことで、上記のICカードは多種多様な情報処理機器に対する汎用性を獲得する。

#### [0004]

上記のICカードの種類にはメモリカードとI/Oカードとがある。

メモリカードはフラッシュメモリ内蔵のカード型記録媒体である。複数のホストが同じメ モリカードを共用し、相互のデータ交換を実現する。

図3は、従来のメモリカード100とホストHとの間でのデータ交換を示すブロック図である。

#### [0005]

メモリカード100は、少なくとも一本のデータ線DAT、コマンド線CMD、クロック線CLK、電源線VDD、及びグラウンド線VSSを含むバス3で、ホストHと接続される。メモリカード100はホストHから、電源線VDDとグラウンド線VSSとを通し、電力を供給される。

ホストインタフェースモジュール(HIM)11は、データ線DATとコマンド線CMDとを通し、ホストHとの間でデータを交換する。そのデータ転送は、クロック線CLKを通しホストHから送出されたクロックに従い、同期通信で実行される。

10

20

30

40

20

30

40

50

ホスト日はHIM11との間のデータ通信を通じ、メモリ部12に対し、その内部のフラッシュメモリへデータを書き込み、又はそのフラッシュメモリからデータを読み出すように指示する。

[0006]

データゲート4Dはデータ入力バッファ5Dとデータ出力バッファ6Dとを含み、データ線DATとHIM11との間でデータを中継する。ここで、データ出力バッファ6Dはトライステート出力である。

データ線DATはデータ入力バッファ5Dの入力端へ結線される。データ入力バッファ5Dの出力端は、HIM11のデータ入力ポートIpへ結線される。

H I M 1 1 のデータ出力ポート O D とデータストローブ出力ポート C D とは、データ出力バッファ 6 D の入力端とストローブ入力端とへそれぞれ結線される。データ出力バッファ 6 D の出力端はデータ線 D A T へ結線される。

[0007]

コマンドゲート 4 C はコマンド入力バッファ 5 C とレスポンス出力バッファ 6 C とを含み、コマンド線 C M D と H I M 1 1 との間でコマンド/レスポンスを中継する。ここで、レスポンス出力バッファ 6 C はトライステート出力である。

コマンド線 C M D はコマンド入力バッファ 5 C の入力端へ結線される。コマンド入力バッファ 5 C の出力端は、 H I M 1 1 のコマンド入力ポート I c へ結線される。

HIM11のレスポンス出力ポートOcとレスポンスストローブ出力ポートCcとは、レスポンス出力バッファ6Cの入力端とストローブ入力端とへ、それぞれ結線される。レスポンス出力バッファ6Cの出力端はコマンド線CMDへ結線される。

[0008]

ホストHとHIM11との間のデータ通信には、次の二つのモードがある。

<第一のモード>

第一のモードでは、データ線 DATとコマンド線 CMDとがそれぞれ双方向信号線として利用される。それにより、両信号線上のデータ通信が一般に並行する。

データ線DATでは、メモリ部12内のフラッシュメモリから読み出されたデータ、及びそのフラッシュメモリへ書き込まれるデータが伝送される。そのとき、データは、データ線DATの全てを通しパラレルに転送される。

 $H\ I\ M\ 1\ 1\ d$ 、データ出力ポート  $O\ D$  からのデータ出力時のみ、データストローブ出力ポート  $C\ D$  からストローブ信号を出力する。それにより、データ入力ポート  $I\ D$  へ入力されたデータの送信元を容易に識別できる。

[0009]

コマンド線 C M D では、ホスト H からメモリカード 1 0 0 へのコマンド、及びそのコマンドに対する H I M 1 1 のレスポンスが伝送される。

H I M 1 1 は、レスポンス出力ポート O c からのレスポンス出力時のみ、レスポンスストローブ出力ポート C c からストローブ信号を出力する。それにより、コマンド入力ポート I c へ入力された信号がコマンド又はレスポンスのいずれであるのかを容易に識別できる

[0010]

第一のモードでは、ホストHはメモリカード100に対しカードアドレスを一つ割り当てる。ホストHからメモリカード100へ送出されるデータ及びコマンドは、そのカードアドレスを宛先アドレスとして含む。逆に、メモリカード100からホストHへ送出されるデータ及びレスポンスは、そのカードアドレスを送信元アドレスとして含む。こうして、ホストHはデータ通信の対象として、バス3へ接続された他の同様なICカード(図示せず)の中からメモリカード100を特定する。

[0011]

<第二のモード>

第二のモードでは、一本のデータ線DATとコマンド線CMDとがそれぞれ一方向信号線

として利用される。すなわち、第二のモードでは一つのシリアル通信だけが実現する。例えば、一本のデータ線DATを通し、メモリカード100からホストHへ向かう信号(上り方向の信号)だけが伝送される。その信号は、メモリ部12内のフラッシュメモリから読み出されたデータ、及びHIM11のレスポンスを含む。

一方、コマンド線CMDを通し、ホストHからメモリカード100へ向かう信号(下り方向の信号)だけが伝送される。その信号は、メモリ部12内のフラッシュメモリへ書き込むためのデータ、及びホストHのコマンドを含む。

[0012]

第二のモードでは、ホストHは例えば、上り方向信号線以外のデータ線DATの一本をカード選択信号線として利用する。ホストHはメモリカード100とのデータ通信時、メモリカード100のカード選択信号線だけをアサートする。こうして、ホストHはデータ通信の対象として、バス3へ接続された他の同様なICカード(図示せず)の中からメモリカード100を特定する。

[0013]

I/Oカードは、ホストと、そのホストとは別の情報処理機器又はネットワークとの間を接続する。例えば、I/Oカードはホストを携帯電話又は内部の無線通信部へ接続する。それにより、ホストは、携帯電話回線網又は無線LANを通し、他の情報処理機器との間でデータ交換を実現する。その他に、I/Oカードはホストをディジタルカメラへ接続する。それにより、ホストはディジタルカメラにより撮像された画像データを取り込み、記録し又は編集できる。

上記の無線通信部及びディジタルカメラ等のように、上記の I / O カードによりホストと接続される様々な機能部をファンクションという。ファンクションの拡張により、単一の I / O カードで多種多様な機能をホストは獲得できる。

[0014]

図4は、従来のI/Oカード200とホストHとの間でのデータ交換を示すブロック図である。

I/Oカード200は、上記のメモリカード100と同様なバス3でホストHと接続される。すなわち、バス3は、データ線DAT、コマンド線CMD、クロック線CLK、電源線VDD、及びグラウンド線VSSを含む。I/Oカード200はメモリカード100と同様に、電源線VDDとグラウンド線VSSとを通し、ホストHから電力を供給される。

[0015]

I/Oカード200はファンクションとして、例えば無線通信部22Aと撮像部22Bとを含む。無線通信部22Aは、例えば外部の無線LANに接続し、データを交換する。撮像部22Bは、例えば電荷結合素子(CCD)等の撮像素子を含み、外部から取り入れた、光学像を画像信号へ変換する。

[0016]

HIM21はメモリカード100のHIM11と同様に、データ線DATとコマンド線CMDとを通し、ホストHとの間でデータを交換する。そのとき、データ転送はメモリカード100と同様、クロック線CLK上のクロックに従い同期通信で実行される。そのデータ通信により、ホストHは無線通信部22Aを通し無線LANへ接続し、撮像部22Bから画像信号を取り込む。

[0017]

I/Oカード200はバス3との接続部について、メモリカード100と共通する。特に、HIM21はバス3へ接続する入出力ポートについて、メモリカード100のHIM1 1と共通する。更に、バス3とHIM21との間に、メモリカード100と同様なデータ ゲート4Dとコマンドゲート4Cとを含む。

これらの共通の構成により、ホストHはメモリカード100と I / O カード200とのそれぞれとの間でのデータ通信を、共通の手順で実行できる。特に、カードの認識を含む初期設定について共通する。

[0018]

20

30

40

20

30

40

50

【発明が解決しようとする課題】

メモリカード100と I / O カード200とは、ホストHとの間のバス3、及びそのバス接続部で共通する。従って、それらの共通部分について単一の装置を共用できれば、メモリカード100と I / O カード200との両方の機能を一枚のカード内に収め得る。そのように両機能を複合した I C カード(以下、複合 I / O カードという)が実現されれば、ホストHは従来のスロットをそのまま利用し、メモリカード100と I / O カード200との両機能を同時に利用できる。

[0019]

図 5 は、複合 I / O カード 3 O O の内部構成の一例を示すブロック図である。この複合 I / O カード 3 O O はメモリユニット 3 1 と I / O ユニット 3 2 とを有する。 メモリユニット 3 1 は、従来のメモリカード 1 O O と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。 I / O ユニット 3 2 は、従来の I / O カード 2 O O と同様な構成を含み、そのカードに対するコマンドと同じコマンドで制御される。図 5 では、それらの同様な構成に対し、図 3 及び図 4 に示される符号と同じ符号が付される。

[0020]

上記の複合 I / O カード 3 O O では、メモリユニット 3 1 の H I M 1 1 と I / O ユニット 3 2 の H I M 2 1 とが共通のデータゲート 4 D とコマンドゲート 4 C とへ、次のように結線される。

データ入力バッファ 5 Dの出力は、メモリユニット 3 1 の H I M 1 1 と I / O ユニット 3 2 の H I M 2 1 との両方のデータ入力ポート I D へ入力される。

両ユニットのHIM11と21とのそれぞれのデータストローブ出力ポートCDの出力は、ワイヤードORを通し、単一の信号としてデータ出力バッファ6Dのストローブ入力端へ入力される。

[0021]

コマンド入力バッファ 5 C の出力は、両ユニットの H I M 1 1 と 2 1 との 両方の コマンド 入力ポート I c へ入力される。

両ユニットのHIM11と21とのそれぞれのレスポンス出力ポート〇cの出力は、ワイヤードORを通し、単一の信号として、レスポンス出力バッファ6Cの入力端へ入力される。

両ユニットのHIM11と21とのそれぞれのレスポンスストローブ出力ポートCcの出力は、ワイヤードORを通し、単一の信号として、レスポンス出力バッファ6Cのストローブ入力端へ入力される。

[0022]

ホスト H は従来のスロットを通し、複合 I / O カード 3 O O をメモリカード 1 O O と I / O カード 2 O O と同様な一枚の I C カードとして制御する。

第一のモードでは、複合 I / O カード 3 O O には単一のカードアドレスが割り当てられる。それにより、メモリユニット 3 1 と I / O ユニット 3 2 とはいずれも共通のカードアドレスでアクセスされる。ホストHのコマンドが両ユニットのHIM11と 2 1 とへ入力されるとき、それぞれのHIMは互いに独立して同じコマンドを解読する。

[0023]

ホストHにより発行されるコマンドには、メモリカード100とI/Oカード200とで 共通するものと異なるものとがある。

例えば、ホストHが両カードの共通コマンドを発行するとき、二つのHIM11と21とはそれぞれの状態に応じたレスポンスを送出する。ここで、二つのHIM11と21とのそれぞれの状態は一般に異なる。従って、それらのレスポンスは一般に異なる。

その他に、例えば、ホストHがメモリカード100専用コマンドを発行するとき、メモリ

20

30

40

50

ユニット 3 1 の H I M 1 1 はコマンド受信成功を示すレスポンス (A C K) を送出し、 I / O ユニット 3 2 の H I M 2 1 はコマンド受信失敗を示すレスポンス (N A K) を送出する。ホスト H が I / O カード 2 0 0 専用コマンドを発行するとき、メモリユニット 3 1 の H I M 1 1 は N A K を送出し、 I / O ユニット 3 2 の H I M 2 1 は A C K を送出する。

[0024]

上記のICカードとホストHとの間でのコマンド/レスポンス通信は、クロック線CLK 上のクロックと同期して行われる。従って、両ユニットのHIM11と21とのレスポンスが異なるとき、それらのHIMの間で競合が生じる。

この競合を解消するには、例えば、いずれかのHIMにレスポンスを抑制させれば良い。しかし、そのとき、レスポンスを抑制したHIMのコマンド入力ポートI<sub>C</sub>へ、他方のHIMのレスポンスが、コマンド入力バッファ5Cを通し入力される。それぞれのユニットのHIMは、レスポンスの抑制時、コマンド入力ポートI<sub>C</sub>へ入力された信号をコマンドとみなし、解読を試みる。その結果、本来不要なコマンド解読動作が頻発し、HIMによるデータ処理速度を低減させた。

[0025]

HIMのデータ入力ポート  $I_D$  についても同様な障害があった。すなわち、一方のHIMのデータ出力ポート  $O_D$  から送出されたデータが、データ入力バッファ 5 Dを通し、他方のHIMのデータ入力ポート  $I_D$  へ入力された。そのデータはその他方のHIMにとってノイズに過ぎない。第一のモードでは、データ転送と並行しコマンド/レスポンス通信が一般に実行される。上記ノイズは例えば、そのコマンド/レスポンス通信処理を妨げるおそれがあった。

[0026]

第二のモードでは、上記のICカードと同様に、データ線DATの一本が上り方向信号線として利用され、コマンド線CMDが下り方向信号線として利用される。

下り方向信号線 C M D を通し、ホスト H から複合 I / O カード 3 O O へデータ又はコマンドが伝送されるとき、それらはコマンド入力バッファ 5 C を通し、両ユニットの H I M I 1 と 2 1 とのコマンド入力ポート I c へ入力される。

一方、それぞれのユニットのHIM11と21とのデータ出力ポートODから送出されたデータ又はレスポンスは、データ出力バッファ6D及び上り方向信号線DATを通しホストHへ伝送される。ここで、二つのHIM11と21とのそれぞれから同時に送出された信号はトライステート出力バッファ6Dの入力前にワイヤードORを通るので、そこで両信号が衝突する。特に、第二のモードでは第一のモードとは異なり、その衝突がデータとレスポンスとの間で生じ、データを損なうおそれがあった。従って、両信号間の調停を、第一のモードより更に確実に実行しなければならなかった。その上、その調停を迅速に実行し、データ転送速度を高く維持しなければならなかった。

[0027]

本発明は、ホストとの間のバスを共用する二以上の入出力装置の複合であり、データ転送速度を高く維持しつつ、それぞれの装置の出力信号による他方の装置の入出力処理に対する妨害を抑制することで、データ通信に対し高い信頼性を確保する入出力装置、の提供を目的とする。

[0028]

【課題を解決するための手段】

本発明の一つの観点による複合入出力装置は、

(A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース;

(B) ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース;

(C) 第一のホストインタフェースと第二のホストインタフェースとをそれぞれホストへ接続し、それらのホストインタフェースにより共用される双方向信号線を含むバス;及び、

20

30

50

(D) 第一のホストインタフェースと第二のホストインタフェースとの内、一方のホストインタフェースから上記の双方向信号線への信号の出力時、その双方向信号線から他方のホストインタフェースへの信号の入力を遮断するための入力遮断部; を有する。

#### [0029]

上記の複合入出力装置では、一方のホストインタフェースから双方向信号線への出力信号が他方のホストインタフェースへ入力されない。従って、一方のホストインタフェースによる信号出力時、他方のホストインタフェースへ入力されるノイズが低減する。その結果、ノイズの判別に要するホストインタフェースの負荷が軽減し、更にノイズによる誤動作を回避できる。

[0030]

上記の複合入出力装置では、

- (A) ストローブ信号に従い、入力信号を双方向信号線へ出力し、又は遮断するためのトライステート出力バッファ、を上記の複合入出力装置が有し;
- (B) 第一のホストインタフェースと第二のホストインタフェースとのそれぞれが、ホストとの間で交換される信号のための入力端子と出力端子、及び、ストローブ信号を出力するためのストローブ出力端子、を含み;
- (C) 入力遮断部が、
- (a) 双方向信号線から信号を入力するための共通入力端子、
- (b) トライステート出力バッファへ信号を出力するための共通出力端子、
- (c) トライステート出力バッファヘストローブ信号を出力するための共通ストローブ 出力端子、
- (d) 第一のホストインタフェースの出力端子からの信号と第二のホストインタフェースの出力端子からの信号との論理和を計算し、その計算結果を共通出力端子へ出力するための第一の論理和演算部、
- (e) 第一のホストインタフェースからのストローブ信号と第二のホストインタフェースからのストローブ信号との論理和を計算し、その計算結果を共通ストローブ出力端子へ出力するための第二の論理和演算部、
- (f) 第二のホストインタフェースからのストローブ信号に応じ、共通入力端子から第 一のホストインタフェースの入力端子への信号を遮断するための第一のマスク、及び、
- (g) 第一のホストインタフェースからのストローブ信号に応じ、共通入力端子から第二のホストインタフェースの入力端子への信号を遮断するための第二のマスク、 を含んでも良い。

[0031]

ここで、それぞれの論理和演算部はワイヤードORであっても良い。その他にOR素子であっても良い。更に、それぞれのマスクは好ましくはAND素子を含む。

上記の複合入出力装置では、一方のホストインタフェースによる信号出力時、他方のホストインタフェースによる信号入力の遮断に対し、ホストインタフェースからトライステート出力バッファへのストローブ信号が利用される。それにより、上記の信号入力の遮断を、例えば論理素子による簡単な構成で、確実にかつ迅速に実現できる。

[0032]

本発明の別の観点による複合入出力装置は、

- (A) ホストと第一の機能部との間で交換される信号を中継するための第一のホストインタフェース;
- (B) ホストと第二の機能部との間で交換される信号を中継するための第二のホストインタフェース;
- (C) 第一のホストインタフェースと第二のホストインタフェースとをそれぞれホストへ接続し、それらのホストインタフェースにより共用される信号線を含むバス;及び、
- (D) 第一のホストインタフェースと第二のホストインタフェースとの内、一方のホストインタフェースから上記の信号線への信号の出力時、他方のホストインタフェースから

その信号線への信号を遮断するための出力調停部; を有する。

[0033]

上記の複合入出力装置では、二つのホストインタフェースが共通の信号線への信号出力について競合するとき、出力調停部が一方の出力信号を遮断する。それにより、両方の出力信号の衝突が確実に回避されるので、データ出力に対する信頼性が高い。

[0034]

上記の複合入出力装置では、

(A) 第一のホストインタフェースと第二のホストインタフェースとのそれぞれが、ホストとの間で交換される信号のための出力端子、及び、その信号の出力を通知するストローブ信号を出力するためのストローブ出力端子、を含み;

10

(B) 出力調停部が、

(a) 上記の信号線へ信号を出力するための共通出力端子、

(b) 第二のホストインタフェースからのストローブ信号に応じ、第一のホストインタフェースの出力端子から共通出力端子への信号を遮断するための第三のマスク、

(c) 第一のホストインタフェースからのストローブ信号に応じ、第二のホストインタフェースの出力端子から共通出力端子への信号を遮断するための第四のマスク、及び、

(d) 第三のマスクを通過した第一のホストインタフェースの出力端子から共通出力端子への信号と、第四のマスクを通過した第二のホストインタフェースの出力端子から共通出力端子への信号との論理和を計算し、その計算結果を共通出力端子へ出力するための第三の論理和演算部、

. 20

を含んでも良い。

[0035]

ここで、それぞれのマスクは、好ましくはAND素子を含む。更に、第三の論理和演算部はワイヤードORであっても良い。その他に、OR素子であっても良い。

上記の複合入出力装置では、それぞれのホストインタフェースが信号出力時、ストローブ信号を出力する。二つのホストインタフェースの間での信号出力に対する調停ではそのストローブ信号が利用される。それにより、上記の調停を、例えば論理素子による簡単な構成で、確実にかつ迅速に実現できる。

[0036]

30

【発明の実施の形態】

以下、本発明の最適な実施の形態について、その好ましい実施例を挙げ、図面を参照しつつ説明する。

[0037]

《実施例1》

図1は、本発明の実施例1による複合 I / O カード10について、ホスト H との間のデータ交換を示すブロック図である。

この複合 I / O カード 1 O はバス 3 でホストHと接続される。バス 3 は、少なくとも一本のデータ線 D A T、クロック線 C L K、電源線 V D D、グラウンド線 V S S、及びコマンド線 C M D を含む。図 1 では複合 I / O カード 1 O のみが示されるが、バス 3 へはその他の同様な I C カードが同時に接続されても良い。

40

50

複合 I / O カード 1 O はホスト H から、電源線 V D D とグラウンド線 V S S とを通し、電力を供給される。

[0038]

複合I/〇カード10はメモリユニット1とI/〇ユニット2とを有する。

メモリユニット1はメモリ部12を含む。メモリ部12はフラッシュメモリとその入出力制御用のコントローラとを持つ。メモリ部12は、ホストHのコマンドに従い、ホストHからのデータをフラッシュメモリへ記憶し、又は、フラッシュメモリに記憶されたデータをホストHへ提供する。

I/Oユニット2は内部の様々な機能部、又は外部の様々な情報処理機器へホストHを接

20

50

続するためのインタフェースとして機能する。例えば、I/Oユニット2は無線通信部22Aと撮像部22Bとを含む。無線通信部22Aは、例えば外部の無線LANへホストHを接続し、無線LANとホストHとの間の無線によるデータ交換を実現する。撮像部22Bは例えばCCD等の撮像素子を含み、外部から取り入れた光学像を画像信号へ変換し、ホストHへ提供する。その他に、I/Oユニット2は、例えば外部の携帯電話へ接続され、ホストHによる携帯電話網へのアクセスを可能にしても良い。更に、例えば外部のディジタルカメラへ接続され、その画像データをホストHへ提供しても良い。

[0039]

メモリユニット 1 と I / O ユニット 2 とはそれぞれ、同様な構成のホストインタフェースモジュール(H I M) 1 1 と 2 1 とを含む。それぞれの H I M は、データ入力遮断部 7 D とデータゲート 4 D とを通し共通のデータ線 D A T へ結線され、コマンド入力遮断部 7 C とコマンドゲート 4 C とを通し共通のコマンド線 C M D へ結線される。更に、共通のクロック線 C L K へ結線される。

それらのHIMとホストHとはデータ線DATとコマンド線CMDとを通し、同期通信でデータを交換する。すなわち、クロック線CLKを通しホストHから送出されたクロックと同期し、信号が送受信される。

[0040]

実施例1による複合 I / O カード 1 O の通信モードは、従来の I C カードでの第一のモードに相当する。その通信モードでは、データ線 D A T とコマンド線 C M D とがそれぞれ双方向信号線として利用される。それにより、両信号線上のデータ通信が一般に並行する。データ線 D A T では、ホスト H と、メモリ部 1 2、無線通信部 2 2 A、又は撮像部 2 2 B との間で交換されるデータが伝送される。そのときデータは、データ線 D A T のいずれかを通しシリアルに、又はデータ線 D A T の全てを通しパラレルに転送される。コマンド線 C M D では、ホスト H から、メモリユニット 1 の H I M 1 1、又は I / O ユニ

ンスが伝送される。 【0041】

データゲート 4 D はデータ入力バッファ 5 D とデータ出力バッファ 6 D とを含む。ここで、データ出力バッファ 6 D はトライステート出力である。

ット2のHIM21へのコマンド、及びそのコマンドに対するそれぞれのHIMのレスポ

データ入力遮断部7Dは、第一のデータ入力マスク7D1、第二のデータ入力マスク7D2、データ出力OR7DO、及びデータストローブOR7DCを含む。ここで、それぞれのデータ入力マスクは好ましくはAND回路であり、データ出力OR7DOとデータストローブOR7DCとはそれぞれOR回路である。

[0042]

データ線 DAT、データゲート 4 D、データ入力遮断部 7 D、及び両ユニットの H I M 1 1 と 2 1 は、それぞれ次のように接続される。

データ線 DATはデータ入力バッファ 5 Dの入力端へ結線される。データ入力バッファ 5 Dの出力端は、第一のデータ入力マスク 7 D 1 と第二のデータ入力マスク 7 D 2 とのそれぞれの入力端へ結線される。第一のデータ入力マスク 7 D 1 の出力端は、メモリユニット 1 の H I M 1 1 の データ入力ポート I D へ結線される。第二のデータ入力マスク 7 D 2 の出力端は I/O ユニット 2 の H I M 2 1 の データ入力ポート I D へ結線される。

[0043]

両ユニットのH I M 1 1 L 2 1 L のそれぞれのデータ出力ポート O D はデータ出力 O R 7 D O の入力端へ結線される。データ出力 O R 7 D O の出力端はデータ出力バッファ 6 D の O R がデータ出力バッファ 6 D へ入力される。

[0044]

メモリユニット1のHIM11のデータストローブ出力ポートC<sub>D</sub>は、第二のデータ入力マスク7D2とデータストローブOR7DCとのそれぞれの入力端へ結線される。ここで、第二のデータ入力マスク7D2は、メモリユニット1のHIM11のデータストローブ

20

30

40

50

[0045]

[0046]

データストローブOR7DCの出力端はデータ出力バッファ6Dのストローブ入力端へ結線される。データ出力バッファ6Dの出力端はデータ線DATへ結線される。こうして、両ユニットのHIM11と21との少なくともいずれかのデータストローブ信号がHレベルであるとき、データ出力バッファ6Dはデータをデータ線DATへ送出する。

[0047]

コマンドゲート4 C は、コマンド入力バッファ 5 C とレスポンス出力バッファ 6 C とを含む。ここで、レスポンス出力バッファ 6 C はトライステート出力である。

コマンド入力遮断部7Cは、第一のコマンドマスク7C1、第二のコマンドマスク7C2、レスポンスOR7CO、及びレスポンスストローブOR7CCを含む。ここで、それぞれのコマンドマスクは好ましくはAND回路であり、レスポンスOR7COとレスポンスストローブOR7CCとはそれぞれOR回路である。

[0048]

コマンド線 C M D、コマンドゲート 4 C、コマンド入力遮断部 7 C、及び両ユニットの H I M 1 1 と 2 1 は、それぞれ次のように接続される。

コマンド線 CMDはコマンド入力バッファ 5Cの入力端へ結線される。コマンド入力バッファ 5Cの出力端は、第一のコマンド入力マスク 7C1と第二のコマンド入力マスク 7C2とのそれぞれの入力端へ結線される。第一のコマンド入力マスク 7C1の出力端はメモリユニット 10 H 1 M 11 のコマンド入力ポート 10 へ結線される。第二のコマンド入力マスク 10 C 10 の出力端は 11 のコマンド入力ポート 12 へ結線される。

[0049]

両ユニットのHIM11と21とのそれぞれのレスポンス出力ポート〇cはレスポンスOR7COの入力端へ結線される。レスポンスOR7COの出力端はレスポンス出力バッファ6Cの入力端へ結線される。こうして、両ユニットのHIM11と21とから出力されたレスポンスのORがレスポンス出力バッファ6Cへ入力される。

[0050]

[0051]

I/Oユニット2のHIM21のレスポンスストローブ出力ポートCcは、第一のコマン

20

30

40

50

[0052]

レスポンスストローブOR7CCの出力端はレスポンス出力バッファ6Cのストローブ入力端へ結線される。レスポンス出力バッファ6Cの出力端はコマンド線CMDへ結線される。こうして、両ユニットのHIM11と21との少なくともいずれかのストローブ信号がHレベルであるとき、レスポンス出力バッファ6Cはレスポンスをコマンド線CMDへ送出する。

[0053]

[0054]

[0055]

両ユニットのHIM11と21とは互いに独立に、そのデータ読み出し命令をそれぞれ解読する。

ここで、ホストHは複合 I / O カード 1 O を一枚の I C カードとして認識する。特に、メモリユニット 1 と I / O ユニット 2 とを共通のアドレスでアクセスする。従って、上記のデータ読み出し命令はその宛先アドレスだけからは、メモリユニット 1 用又は I / O ユニット 2 用のいずれかを識別できない。

しかし、メモリユニット1用のデータ読み出し命令/書き込み命令は従来のメモリカード用のものと同じであり、I/〇ユニット2用のデータ読み出し命令/書き込み命令は従来のI/〇カード用のものと同じである。従って、それぞれのコマンド識別情報が異なる。それ故、上記のデータ読み出し命令がメモリユニット1用であることを、それぞれのHIMは他のHIMとは独立に解読できる。

[0056]

メモリユニット 1 の H I M 1 1 の レスポンスは レスポンス O R 7 C O を 通 し、 レスポンス 出力バッファ 6 C の入力端へ入力される。 そのとき、 レスポンス出力バッファ 6 C のストローブ入力端は、 レスポンスストローブ O R 7 C C を 通 しレスポンスストローブ 信号を入力し、 H レベルにアサートされる。 従って、 レスポンス出力バッファ 6 C は レスポンスを

20

30

50

コマンド線 C M D へ送出する。こうして、メモリユニット 1 の H I M 1 1 からホスト H へ、データ読み出し命令のレスポンス(A C K )が送出される。

[0058]

そのとき、レスポンス出力バッファ6Cからコマンド線CMDへ送出されたレスポンスは、コマンド入力バッファ5Cを通し、第一のコマンド入力マスク7C1と第二のコマンド入力マスク7C2とへも届く。

[0059]

[0060]

レスポンスの送出から所定時間後、メモリユニット 1 はメモリ部 1 2 からホスト 1 へのデータ転送を開始する。そのデータは、例えば所定サイズのパケットごとに、メモリユニット 1 の 1 1 1 の 1 の 1

[0061]

メモリユニット1のHIM11から送出されたデータは、データ出力OR7DOを通し、データ出力バッファ6Dの入力端へ入力される。そのとき、データ出力バッファ6Dのストローブ入力端は、データストローブOR7DCを通しHレベルのデータストローブ信号を入力するので、Hレベルにアサートされる。従って、データ出力バッファ6Dはデータをデータ線DATへ送出する。こうして、メモリユニット1のHIM11からホストHへデータが送出される。

[0062]

そのとき、データ出力バッファ 6 Dからデータ線 D A T へ送出されたデータは、データ入力バッファ 5 Dを通し、第一のデータ入力マスク 7 D 1 と第二のデータ入力マスク 7 D 2 とへも届く。

[0063]

一方、メモリユニット1のHIM11のデータストローブ信号はHレベルにアサートされるので、第二のデータ入力マスク7D2はデータを遮断する。その結果、I/Oユニット2のHIM21のデータ入力ポートI<sub>D</sub>へはデータが入力されない。こうして、メモリユニット1のHIM11の出力データがI/Oユニット2のHIM21の動作を妨げない。

[0064]

以上のように、実施例1による複合 I/Oカード10では、一方のユニットの HIMがレ

スポンスを送出するとき、そのHIMのレスポンスストローブ信号を利用し、コマンド入力遮断部7Cが他のHIMによるそのレスポンスの入力を防ぐ。同様に、一方のユニットのHIMがデータを送出するとき、そのHIMのデータストローブ信号を利用し、データ入力遮断部7Dが他のHIMによるそのデータの入力を防ぐ。こうして、一方のHIMから送出された信号による他のHIMの動作に対する妨害が抑制される。それにより、それぞれのHIMによるデータ通信が高い信頼性を確保できる。

[0065]

更に、上記のコマンド入力遮断部7C及びデータ入力遮断部7Dはいずれも、AND回路とOR回路とにより比較的簡単に構成される。従って、回路規模を小さく維持できると共に、高速なデータ処理を確保できる。

10

【0066】《実施例2》

図 2 は、本発明の実施例 2 による複合 I / O カード 2 O について、ホスト H との間のデータ交換を示すブロック図である。

この複合 I / O カード 2 O は実施例 1 による複合 I / O カード 1 O と比べ、データ入力遮断部 7 D に代えデータ出力調停部 8 D を有し、コマンド入力遮断部 7 C に代えデータ入力分岐部 8 C を有する。その他の部分については、両実施例は共通する。従って、図 2 ではそれらの共通部分に対し、図 1 での符号と同じ符号を付す。更に、それらの共通部分に対する説明は、実施例 1 のものを援用する。

[0067]

20

30

実施例2による複合 I /O カード2 O の通信モードは、従来の I C カードでの第二のモードに相当する。その通信モードでは、データ線 D A T が上り方向信号線として利用され、コマンド線 C M D が下り方向信号線として利用される。それによりデータの送受信が一般に並行する。

データ線DATでは、メモリユニット1のHIM11又はI/Oユニット2のHIM21 からホストHへ向けてのみ、信号が伝送される。そのとき、信号は例えば、データ線DA Tのいずれかを通しシリアルに伝送される。

コマンド線 C M D では、ホスト H からメモリユニット 1 の H I M 1 1 又は I / O ユニット 2 の H I M 2 1 へ向けてのみ、信号がシリアルに伝送される。

データ線DAT及びコマンド線CMD上の信号は、コマンド/レスポンス及びデータを含む。

[0068]

データゲート4Dではデータ出力バッファ6Dだけが使用される。データ入力バッファ5Dと両ユニットのHIM11と21との接続は、データ出力調停部8D内で切断される。更に、データ出力バッファ6Dのストローブ入力端は、例えばデータ出力調停部8DによりHレベルに維持される。それにより、データ出力バッファ6Dは、実質上常にデータを通過させる。

40

[0069]

コマンドゲート4 Cではコマンド入力バッファ5 Cだけが使用される。レスポンス出力バッファ6 Cと両ユニットのHIM11と21との接続は、データ入力分岐部8 C内で切断される。一方、コマンド入力バッファ5 Cの出力端は、両ユニットのHIM11と21とのそれぞれのコマンド入力ポートICへ結線される。

[0070]

データ出力調停部7Dは、第一のデータ出力マスク81、第二のデータ出力マスク82、及びデータ出力OR80を含む。ここで、それぞれのデータ出力マスクは好ましくはAND回路であり、データ出力OR80はOR回路である。

[0071]

20

30

50

データ線 D A T、データゲート 4 D、データ出力調停部 8 D、及び両ユニットの H I M 1 1 と 2 1 は、それぞれ次のように接続される。

[0072]

[0073]

二つのデータ出力マスク81と82との出力端はデータ出力OR80の入力端へ結線される。データ出力OR80の出力端はデータ出力バッファ6Dの入力端へ結線される。こうして、二つのデータ出力マスク81と82との出力のORがデータ出力バッファ6Dへ入力され、更に、データ線DATを通し、ホストHへ送出される。

[0074]

[0075]

ホスト H はコマンド線 C M D を通し、データ読み出し命令を送出する。そのデータ読み出し命令はコマンドゲート 4 C のコマンド入力バッファ 5 C を通しデータ入力分岐部 8 C へ入力され、そこで二つに分岐される。分岐されたコマンドはそれぞれ、両ユニットの H I M 1 1 と 2 1 とのコマンド入力ポート I c へ入力される。

[0076]

両ユニットのHIM11と21とは互いに独立に、そのデータ読み出し命令をそれぞれ解 読する。

ここで、ホストHは複合I/Oカード20を一枚のICカードとして認識する。例えば、データ線DATの内、上記の上り方向信号線として利用されるもの以外の一本をカード選択信号線として利用する。ホストHは複合I/Oカード20のカード選択信号線をアサートし、データ通信の相手として指定する。従って、上記のデータ読み出し命令はその宛先アドレスを一般に含まない。

しかし、メモリユニット1用のデータ読み出し命令/書き込み命令は従来のメモリカード用のものと同じであり、I/〇ユニット2用のデータ読み出し命令/書き込み命令は従来のI/〇カード用のものと同じである。従って、それぞれのコマンド識別情報が異なる。それ故、上記のデータ読み出し命令がメモリユニット1用であることを、それぞれのHIMは他のHIMとは独立に解読できる。

[0077]

上記のデータ読み出し命令がメモリユニット1用であることが正常に解読されたとき、メモリユニット1のHIM11はACKを、データ出力ポートODから送出する。それと同時に、データストローブ信号をHレベルにアサートする。

20

30

40

50

[0078]

メモリユニット 1 の H I M 1 1 の レスポンス (A C K) が 第 一 の デー タ 出力 マスク 8 1 へ 入力 されるとき、 I / O ユニット 2 の H I M 2 1 の デー タストローブ 信号は L レベルで ある。 従って、メモリユニット 1 の H I M 1 1 の レスポンスは 第 一 の デー タ 出力 マスク 8 1 を 通過 し、 デー タ 出力 O R 8 0 へ入力 される。

一方、 I / O ユニット 2 の H I M 2 1 のレスポンス ( N A K ) が第二のデータ出力マスク8 2 へ入力されるとき、メモリユニット 1 の H I M 1 1 のデータストローブ信号は H レベルである。従って、 I / O ユニット 2 の H I M 2 1 のレスポンスは第二のデータ出力マスク8 2 で遮断される。

その結果、メモリユニット1のHIM11のレスポンス(ACK)だけが、データ出力OR80、データ出力バッファ6D、及びデータ線DATを順に通り、ホストHへ送出される。

こうして、両ユニットのHIM11と21との間でそれぞれのレスポンスについて競合が生じるとき、データ出力調停部8Dによりレスポンス同士の衝突が回避される。

[0079]

レスポンスの送出から所定時間後、メモリユニット 1 はメモリ部 1 2 からホスト 1 へのデータ転送を開始する。そのデータは、例えば所定サイズのパケットごとに、メモリユニット 1 の 1 の 1

[0080]

その結果、メモリユニット 1 の H I M 1 1 の  $\vec{r}$  一夕出力ポート O D から送出されたデータが、データ出力 O R B O 、  $\vec{r}$  一夕出力バッファ D 、 D び  $\vec{r}$  一夕線 D D D 不 D で D に 通過し、 ホスト D へ送出される。

[0081]

以上のように、実施例2による複合 I /Oカード2 Oでは、両ユニットのHIM11と21とがホストHへ向けて送出される信号について競合するとき、それぞれのHIMのストローブ信号を利用し、データ出力調停部 8 DがいずれかのHIMの信号を遮断する。こうして、両方のHIMから送出された信号同士の衝突が回避され、特に衝突によるデータの損傷が防止される。それにより、それぞれのHIMによるデータ通信が高い信頼性を確保できる。

[0082]

更に、上記のデータ出力調停部8DはAND回路とOR回路とにより比較的簡単に構成される。従って、回路規模を小さく維持できると共に、高速なデータ処理を確保できる。

[0083]

実施例2では、データ線DATが上り方向信号線として使用されるとき、そのデータ線DATへの信号出力についての競合が、データ出力調停部8Dにより確実に解消される。その他に、データ線DATが双方向信号線として使用されるとき、そのデータ線DATへの

信号出力について、上記と同様な調停が行われても良い。

[0084]

上記の実施例はそれぞれ単独の通信モードで機能する。しかし、単一の複合 I / O カードが、実施例 1 によるデータ入力遮断部 7 D とコマンド入力遮断部 7 C と同様な機能部、及び実施例 2 によるデータ出力調停部 8 D とデータ入力分岐部 8 C と同様な機能部を共に含み、それらの機能部を、メモリユニット 1 の H I M 1 1 と I / O ユニット 2 の H I M 2 1 との通信モードに応じ切り換えて使用しても良い。そのことは当業者であれば、上記の実施例に基づき容易に理解できるであろう。

[0085]

【発明の効果】

本発明による一つの観点による複合入出力装置では、データ通信時、二つのホストインタフェースが共通の双方向信号線を利用する。上記の説明から理解される通り、一方のホストインタフェースによる信号出力時、双方向信号線から他方のホストインタフェースへの入力信号が入力遮断部により遮断される。それにより、一方のホストインタフェースの出力信号が他方のホストインタフェースへは入力されない。従って、他方のホストインタフェースへ入力されるノイズが低減する。その結果、ノイズの判別に要するホストインタフェースの負荷が軽減し、更にノイズによる誤動作を回避できる。こうして、上記の複合入出力装置はデータ通信に対し、高い信頼性を確保できる。

[0086]

上記の複合入出力装置が双方向信号線への出力ゲートとしてトライステート出力バッファを含むとき、それぞれのホストインタフェースは信号出力時、そのトライステート出力バッファに対するストローブ信号をアサートする。上記の複合入出力装置はそのストローブ信号を利用し、一方のホストインタフェースによる信号出力時、他方のホストインタフェースによる信号入力を遮断する。その信号入力の遮断は上記の通り、例えば論理素子による簡単な構成で、確実にかつ迅速に実現できる。

[0087]

本発明による別の観点による複合入出力装置では、データ通信時、二つのホストインタフェースが共通の信号線を利用する。上記の説明から理解される通り、二つのホストインタフェースが共通の信号線への信号出力について競合するとき、出力調停部が一方の出力信号を遮断する。それにより、出力信号同士の衝突が確実に回避される。特に衝突によるデータの損傷を低減できる。こうして、上記の複合入出力装置は、出力信号の確実な調停により、データ通信に対し高い信頼性を確保できる。

[0088]

上記の複合入出力装置では、それぞれのホストインタフェースが信号出力時、ストローブ信号を出力する。二つのホストインタフェースの間での信号出力に対する調停ではそのストローブ信号が利用される。それにより、上記の調停を、例えば論理素子による簡単な構成で、確実にかつ迅速に実現できる。

【図面の簡単な説明】

【図1】本発明の実施例1による複合 I / O カード10について、ホストHとの間のデータ交換を示すブロック図である。

【図2】本発明の実施例2による複合 I / O カード20について、ホストHとの間のデータ交換を示すブロック図である。

【図3】従来のメモリカード100とホストHとの間でのデータ交換を示すブロック図である。

【図4】従来のI/Oカード200とホストHとの間でのデータ交換を示すブロック図である。

【図5】従来の複合 I / O カード3 O O の内部構成の一例を示すブロック図である。

【符号の説明】

11 メモリユニット1のホストインタフェースモジュール

21 I/Oユニット2のホストインタフェースモジュール

10


20

30


40

```
データゲート
4 D
5 D
        データ入力バッファ
        データ出力バッファ
6 D
        コマンドゲート
4 C
        コマンド入力バッファ
5 C
        レスポンス出力バッファ
6 C
        データ入力遮断部
7 D
        第一のデータ入力マスク
7 D 1
        第二のデータ入力マスク
7 D 2
7 D O
        データ出力 OR
                                                            10
7 D C
        データストローブ出力 OR
7 C
        コマンド入力遮断部
7 C 1
        第一のコマンド入力マスク
7 C 2
        第二のコマンド入力マスク
7 C O
        レスポンス出力OR
7 C C
        レスポンスストローブ出力OR
      バス
3
\mathsf{D}\ \mathsf{A}\ \mathsf{T}
        データ線
CLK
        クロック線
                                                            20
V D D
        電源線
V S S
        グラウンド線
C M D
        コマンド線
```


## 【図1】




## 【図2】




[図3]



[図4]



【図5】



## フロントページの続き

(72)発明者 岩田 和也

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72)発明者 中村 清治

大阪府門真市大字門真1006番地 松下電器産業株式会社内

Fターム(参考) 5B014 HC13

5B058 CA23 CA26 KA01 KA04 YA13 YA20

5B077 AA41 HH01